【电子行业标准(SJ)】 半导体集成电路 ＣＭＯＳ电路测试方法的基本原理

IGs 31. 200
备案号：8115-200#
中华人民共和国电子行业标准
SJ/T 10741--2000
半导体集成电路
CMOS电路测试方法的基本原理
Semiconductorintegrated circuitsGeneral principies of measuring mcthods for CMOS circuits2000-12-28 发布
2001-03-0t实施
中华人民共和国信息产业部批准前言
本标准在原国家标准月382483导体集成心CM0S也蜂测试方法的基车原理。的基上进行偿订。
本标准与0B3834相比，所考虑帕上性能整数荐本相同，技术闪穿作了相应改动。删除了有关升关吨路的儿个数，木标准的编科、订有利于我国产导体集成电降行业的转术交造和经济变流。本标准代替GB3834—83。
本标满自信息产业部提出。
本标准白中国电子技术标崔化研究所归口。本标港草单位：中国电子技术核推化明究所。本标递主要起草人：李熊荣，孙人杰。本标准首次发准时间：1983年。YtYkeer KAe
引用标理
学态孕数测试
输入针位四脂理
输入高也空图压场
输入低电F它压玩
输入止向K值些压-
输入预向阅值山压T-
清后电压院
输山高电平电压V
愉低电平屯压Vo
输入高出平电流IH
编入症电平中流
编1!低电平电流1l
敏口商阻念所高电平电流
输出高阻态时低电平电流nzr.
中源电德ton
输山短路凸流105
动态李数测试
输入中穿C和输出电穿心
动电源电流
跨立时间款
保时间
最高时钟数率
输山由低电平高出平传输延迟时间机输出由高电平到低电工传输延退时间L输出由商凰志到高七化辅延运时间LPzH输出高态别低出平北输延迟时间pzL出出商平到高限态卡输处迟时间输出由低凸平高阳态传输延时间L2输出日低电平到高电平转换延迟时间u次
输山由充平判低平转换延退时间「TH6.13
中华人民共和国电子行业标准
半导体集成电路
CMDS 电路测试方法的基本原理
Semiconductor iategrated circuitsGeneral principles of mezsuring methody for CMos cirruits1主题肉窖与诱用范固
$J/T 10741—2000
代替GB/T3834--83
本标准规定了半宁体禁成凸路CMOS出略（必下货称器生）出特性测试方法的基本原理。
本标准适用工卡出体带成止路CMOS路止特性购潮试2引用标准
G自1757498半导本得件桌变心路第2部分：数宇快成路SJT1073496非导体实成马路文宁符号电教数文字符号3定义
大标准所有电参数符号和定义符合GB/L17574和SJ/T10734的规定。4要求
4.1蒸无特梁说明，测试期间，环境或垂考点究度隔离现定值的范图应符合器作详细规范的规定，
42测试期间、应避负外界上扰对测试势良的影响。谢试设备引起的测试误差应符合器件许细规范逆规定。
4.3测试期间：施下被测器件的电源压应准规定值的1%以内。施于被测器骨的其他电教母的谁确思应符夺器件详继规范均规考4.4被测器性与试系绕逆接或折开时，不应是过需什的使门极限条，4.5显行内部存站或滞后特性的器件，应规定预置条件，4.6测试期间，应通免因也放出而引息器损忧，4.1测试期可，被测确入常不得虽空。5静恋参数测试
5.1输入钳位电压k
5. 1. 1E的
中华人民装和国信息产业部2000-12·28批准2001-03-01实施
SJ/T10741—2000
测试带有附加能盘二极管的输入剂输入钳位电证。5.1.2测证电铭图
Vx的测试电路图妇既1所示.
5.1.3测试案件
测试期间，下划测试务件应衍合器件详细划范的规定，坏境或意考点温疫：
巴源电玉Vons
输入端产入或流小电流报：
输出端开跨路。
迎试程序
5. 1. 4. 1
在规定的环境条伴下，将费测器件接入测试系统中。也踪端施规定的：
被泌赖入演入或流出电流谢整到地定值，其余输入端施加规定的条件。51.4.3
5. 1.4. 4在被测箱入拍测得 Vik：5.1.4.5按本标准5.1.4.3-~5.1.4.4规定，分别测试每个输入端。5.2输入高电乎片 YIH
5. 2. 1”日的
输出电压为规定值，视试舱入端所施的最小高电平电压：5.2.2测试电路图
Y的测试电路妇图2所示：
YtYkerer KA:)
5. 2. 3测试案件
入門猪
SJ/T10741—2000
测试期间，下列测试条件应符会器件洋细规范的规定。a.
环境或季考点温度：
电源电压POD:
输入端条件：
输山端止o
5.2.4测试程序
5. 2. 4. 1
5. 2. 4. 2
5. 2. 4. 3
5. 2. 4. 4
在规定的环境条仆下，将被划需行接入试系统中。电滤施加规定的电正。
非被测输入端施加规定的条件，非被测前出端开路。。裁测输入荆输入电压巧出品值逐渐下降，使输出端电压为规定的电压值时，该翰入电玉即为输入妄自乎电压5.2. 4. 5
按本标满5.2.4.3--5.2.4.4规定，分别测试性个辅入端。5.3输入任电平电尺V
5. 3. 1日的
输册电不为规定值时，测试输入端所施加的最大低凸严电压。5.3.2测试路
KL的测试电路图如图3所示：
5.3.3测试条件
SJ/T10741—2000
测试期间，“下试条件应符合器岸妇规范的规定。环境或静考点温度：
电源电压：
c输入端条件：
d输出出历\o
5. 3. 4 测试程序
5. 3. 4. 1
5. 3. 4. 2
在规定的环境条件下，将被测器件接入测试系继中，山源端Vp规定的电压
5.3.4.3非被赖入端施加规定的条件。非被测输出瑞开路。5.3.4.4被测输入销电压由Vs值运渐上升，使输山端以压V为规定的电床值时，该龄入电压为输入低电平电压
5.3.4.5按本标焦5.3.4.3~5.3.4.4的规，分别测试每个愉入端。5. 4输入向阅值电压 V-。
5.4.1日$
测试有施些特避发要的器们，性艳出压,女规定值时，输入端所施如的较离阅偿屯压。
5.4.2滤试电路图
V-的测试电路国如图4所示。
YtYKerer KA:)
5.4.3测试条件
SJ/T10741—2000
测试期间，下列测试条件应符合器件详维规范的规定，日，环境成参考点温度；
b：电源电压VD:
箱入端流加的电压：
物出端电压\
测试得厅
5. 4. 4. 1
5. 4. 4.2
5. 4. 4. 3
5. 4. 4. 4
在规定的环境条一，将被测器件接入测试系统中。电源端珍加施频定的电，
非被测物入端加规定的电压，非被到赖出端开路，调节越测输入端输入电压均，独输比端电压5为规定的电压值，该箱入电压即为输入正向阀信电压+
5.4.4.5按本标准5.4.4.3~5.4.4.4的规定，分别期试年个输入端5.5箱入负向阅值电压Vrr-.
5. 5. 1且的
测试有糖声特妈发霉的器件，使输出电压为规定值时，入端所额加的较低烟值压，
试原理
-的试也路图如图5所示：
YtYKerer KA:)
5.5.3测试条件
SJ/T 10741—2000
测试期间，下到测试泵件应衍合密将选细规范的规定，8，环境或考点谨度：
电源V：
输入端的正
输端电业
测试栏序
5. 5. 4. 1
5. 5. 4. 2
5. 5. 4. 3
在器性规定的录件下，将被测器件接人测试系统中。頭端r施加划定的电压值。
非被测范人端施加规定的电压，非被测葡出端乃略。调节被测输入端入电压，使输出溯电压为规定的电压值，该输入电压即为输入负尚朗值电压r.
5.5.4.5按本标准5.5.4.3~5.5.4.4的规定，分别测试每个输入端5. 6后电片≥V
5. 6. 1,日的
测试有施密特触发器的器件，输入延向朗值电函和输入负向阅值电压之案。5.8.2翘试程序
5. 6.2.1按本标准5.4和5.5的规定测得输入正间离值自压以+和输入负问阅值1-5. 6. 2. 2
压下式求出带后电正么片：
AYt - Vit+-- Vr.
5. 7 输H高内平电压 VoH
5. 7. 1日的
输入端准施加规定的电压下，测试输出都为逻辑高电平时的电压。5.7.2测试电路图
Vom的测试电路图女如图6所示。6
-tYKeer KA)
5. 7. 3测试条件
SJ/T10741—2000
别试期间，下列测试承件应符合器详细现范的规定环境或参考点温度：
b.电源电乐Wuu:
c。 输入端范加判压 降:
雅出编施烟电流
测试程序
5. 7. 4.
5. 7. 4. 3
5. 7. 4. 3
5. 7. 4. 4
在现定的环境条毕下，将被测器件接入测试系统市。电源蹭施而就定的也！值。
输入端施加规定的电正，输出端施加电流1在被测输出端酬得输出高平电主V。5.7.4.5按本标准5.7.4.3*5.7.4.4的规定，分别划试标个输出端5.8输出低电平电压 Vo
5.8. 1E的
输入端在施照源定的电压下，测试输出带为没举低时的马。5.8.2测屯路图
Vu的制试电路图好至了所示。
tK KA)
5. 8. 3试条件
SJ/ 10741—200D
测试期间，下列测试条计成等行器伴逆纠规范的规定司。环荒或毒考点温度：
b.电源电压Vpp:
输入端施扫的电压
被测输上！端施加电靠
潮试程序
5. 6. 4. 1
在规定的环境条下，物被测器竹提入测试系统中。屯源端施加规定的电压值。
5. 8. 4. 3
断入端整加规定的压，铍通将出端施加电流，其它输山就开路。仁被测敏出弱测得输出嵌电平电压VUL：5.8.4.4
5.8.4.5按本标准5.8.4.35.8.4.4的规定，分别测试举个出拍。5.9精入高电平电流码
测试辅入端在施规定的商电平电业时入器件的七流：5.9.2测试电端坚
的测试电路图如图s所示。
tK KA)
5. 9. 3试条件
SJ/T10741—2000
谢试期间，下列卵试条性应符合器件详细规范的规定环境或载考点流度：
电源电Vpp:
输入高rtWww.bzxZ.net
输入低平也压
该程序
5. 9. 4. 2
在规定的环境条性下，将磁测器此培入测试系线中。电派端逆加规定护电业道。
5.9.4.3被测输入端输入高电乎电压Vm调规定的电压值：其余输入调输入低平电压调到规定的电压值。
5.9.4.4被测输入端到得输入高电半电流l5.9.4.5按木标准5.9.4.3~5.9.4.4的规定，分别测或每个整入端。5.10输入低电乎也流证
5.10. 1日的
烈试输入端在施加规定的低电平电压环L时流出器件的电演。5. 10.2测试电路
亚的测试电路图如医！所示。
tYKee KA)
小提示：此标准内容仅展示完整标准里的部分截取内容，若需要完整标准请到上方自行免费下载完整标准文档。