【电子行业标准(SJ)】 半导体集成电路JT54S194和JT54S195型S—TTL 移位寄存器详细规范

中华人民共和国电子行业军用标准FL5962
半导体集成电路
SJ20160--92
JT54S194和JT54S195型
S-TTL移位寄存器详细规范
Detail specification for types JT54S194 and JT54S195SHIFT RFGISTERS of S-TTL semiconductor integrated circuits1992-11-19发布
1993-05-01实施
中华人民共和国机械电子工业部发布1范围
1.1主题内容
1.2适用范围
1.3分类
2引用文件
3要求
3.1详细要求
3.2设计、结构利外形尺寸
3.3引线材料和涂覆
3.4电特性·
3.5电试验要求
3.6标志·
3.7微电路组的划分
4质量保证规定
4.1抽样利捡验·
4.2筛选·
4.3鉴定检验
4.4质量一致性检验
4.5检验方法
5交货准备
5.1包装要求
6说明事项
6.1预定用途
6.2订货资料
6.3缩写、符号和定义
替代性
中华人民共和国电子行业军用标准半导体集成电路
JT54S194和JT54S195型免费标准bzxz.net
S-TTL移位寄存器详细规范
Detaif specifieation for types JT54S194 and JT54S195SHIFT RFGISTERS of S-TTL semiconductor integrated circuits1范围
1.1主题内容
SJ 20160-92
本规范规定了半导体集成电路JT54S194和JT54S195型S-TTL移位寄存器（以下筒称器件）的详细要求，
1.2适用范围
本规范适用于器件的研制、生产和采购。1.3分类
本规范给出的器件按器件型号、器件等级、封装形式，额定值和推荐工作条件分类。1.3.1器件编号
器件编号应按GJB597《微电路总舰范》第3.6.2条的规定。1.3.1.1器件型号
器件型号如下：
器件型号
JT54S194
FT545195
1.3.1.2器件等级
器件名称
4位效向移位寄存器（并行存取）4位移位寄存器（并行存取，J-K飨入）器件等级应为 GJB597第 3.4条规定的B级和本规范规定的 B,级。1.3.1.3封装形式
封装形式如下：
中华人民共和国机械电子工业部1992-11-19批准1993-05-01实施
1.3.2绝对瑕人额定值
绝对最人额定值如下：
电源电压
输入电
存溢度
功耗“
引线耐焊接温度（10 s）
结温2）
封装形式（GB7092“半导体集成电路外形尺寸》）D16S3（陶瓷双列封装）
F16X2（陶瓷扁平封装）
HI6X2（陶瓷熔封扁平封装）
J16S3（陶瓷熔封效列封装）
注：1）器件应能经受测试输山短路电流（Is）时所增加的功耗。2）除本规范4.3条老化试验外，结温不应超过175C，t. 3.3推荐T作条件
推荐T作条件如下：
电源电压
输入商电平电压
输入低电子电压
输出高电平电流
输出低电平电流
工作环镜溢度
脉冲究度
Ma,M, JT54S194
D糖入
建立时间
保持时间
SH/LD JT54S195
CR无效态
2引用文件
GB3431.1—82半导体集成电路文字符号电参数文字符号GB3431.2—86半导体集成电路文字符号引出端功能符号最人
-1 000
GB 3439—82半导体集戏电路 TTL 电路测试方法的基本原理GB4590—84半导体集成电路机械和气候试验方法GB4728.12-851L气图用图形符号二进制逻辑单元GB7092导体集成电路外形尺寸
GJB548--88微电子器件试验方法和程序GJB597—88微电路总规范
GJB/Z105电子产品防静电放电控制手册单位
3要求
3.1详细要求
各项要求应按GJB597和本规范的规定。3.2设计、结构和外形尺寸
设计、结构和外形尺寸应按GJB597和本规范的规定。3.2.1逻辑符号、逻辑图和引出端排列逻辑符号，逻辑图和引出端排列应符合图1的规定。引出端排列为俯视图，a.JT54S194
逻辑符号
外引线罪列
GND：
逻辑图
.JT54S195
逻辑符号
1nCR—国
1 5 JD2
M1[SHIFT]
M2LOAD】
>C3/1-
ait 14 t
+-02t 13 1
Q3t12J
外引线拌列
GND：
逻辑图
19 H/LD
-oot 15
GLE 141
--02( 13
23f 11 ?
（7)D3
图1逻辑符号、逻辑图和引出端排列3.2.2功能表和时序图
功能表和时序图如下：
a.JT54S194
功能表
时序图
！左移禁止
b.IT54S195
功能表
时序图
移位-
注：H为高电平：火低电半：为低到高电半跳变，X为任意态：ds、dd、d,DD,、DD,端的稳态输入电平：QQInQ2、Q为规定的稳态输入条件建立前Qo、Q,、Q2、Q,的电平；Qm、QQn、Qn为时钟最近的t前 QQ、Q2、Q,的电平：d3为 d,的补码：Q3o为 Qc的补码；Qc、0为Qom，Qm的补码，3.2.3电原理图
制造厂在鉴定之前应将电原理图提交给鉴定机构，电原理图应由鉴定机构存挡备查，3.2.4封装形式
封装形式应按本规范1.3.1.3条的规定。3.3引线材料和涂覆
引线材料和涂覆应按GJB597第3.5.6条的规定。3.4电特性
电特性应符合本规范表1的规定
翰出高电平电压
输出低电平电压
输入钳位电压
最大输入电压时输入
输入高电平电流
输入低电平电流
输山短路电流23
电源电流
壤大时钟频率
传输延退时间
表1—1JT54S194的电特性
条件1
（若无其他规定，-55℃≤T≤125℃）Vcc=4.5 V, V-2.0 V, lon--1 000 μAVcc=4.5 V, Vm*2.0 V, Vu-0.8 V, JuL-20 mAVuc=4.5 V, Ix=-18 mA
Vce-5.5 V, V-5.5 V
Ve-5.5 V, V-2.7V
Vx=-5.5 V, V-0.5 V
Vcc=5.0 V,
R,=280 0,
G=15 pF
注：1）完整的测试条件列于表 3。2）每次只能短路一个输出端。
CR任—Q
CP→年Q
规范值
输出高电平电压
输出低电平电压
输入钳位电压
人输入电压时输
入电流
输入商电平电流
输入低电平电流
输山短路电流22
电源电流
最大时钟频率
传输延迟时间
表1—2JT54S195的电特性
条件》
（若无其他规定，-55C≤T≤125C）Vcc=4.5 V, Vm-2.0 V, lon m1 000 μAVc=4.5 V, Ym-2.0 V. V=0.8 V.ful-20 mAVe-4.5 V, Ik=-=18 mA
Ver=5.5 V, V-5.5 V
Vec=5.5 V, V-2.7V
Ve~5.5 V, Y-0.5 V
Vce=5.5 V
Vcr=-5.0 V,
R,-280 Q,
G-15 pF
注：）完整的测试条件列于表3。2）每次只能短路·个输山出端。3.5电试验要求
CR－任 Q
CP→任—α
规范值
各级器件的电试验要求应为本规范表2所规定的关分纠，各分组的电测试按本规范裴3的规定。
小提示：此标准内容仅展示完整标准里的部分截取内容，若需要完整标准请到上方自行免费下载完整标准文档。