【电子行业标准(SJ)】 集成电路锁定试验

TKAONrKACa
quE-i-ac-ec-ae-Coiaac-CEc-Neca-irkbNiiKApaSJ
中华人民共和国电子行业军用标准FL6130
2006-08-07发布
集成电路锁定试验
Integrated circuitslatch-up testSJ 20954—2006
2006-12-30实施
中华人民共和国信息产业部批准前言
本标准由信息产业部电子第四研究所归口。本标准起草单位：信息产业部电子第四研究所。本标准起草人：李锟、李燕荣。krKca-
qE-ei-aC-eC-it-Coiaag-CEC-Neca-ITrKAoNiKAcaSJ209542006
1范围
1.1目的
集成电路锁定试验
本标准规定了集成电路（IC）的电流锁定和过压锁定的试验方法。THTKAONrKAca
gE-i-ac-ec-at-Coiaac-CEC-Neca-rrKAbNirKAcaSJ20954-2006
本标准的目的是建立测试IC锁定试验的方法，用来判断集成电路锁定特性并确定锁定的失效判据。锁定敏感性对于决定产品可靠性、最小无故障率（NTF）和过电应力失效（EOS）非常重要本试验方法适用于NMOS、CMOS、双极以及各种使用此类工艺的产品。当器件被置于该试验方法下出现锁定时，表明器件电性能失效，与器件特殊结构无关。1.2分类
锁定试验按测试温度分类。锁定试验分类如下：【类一在室温下进行的锁定试验。IⅡ类一在器件最高工作温度下进行的锁定试验。如果未规定分类，一般采用I类试验。注：高温时抗锁定的能力降低，在高温下工作的器件推荐使用Ⅱ类试验。1.3等级
按锁定试验中失效判据，失效等级分为：A级一失效判据符合表1。
B级一由生产商提供的特定失效判据。2引用文件
下列文件中的有关条款通过引用而成为本标准的条款。凡注日期或版次的引用文件，其后的任何修改单（不包括勘误的内容）或修订版本都不适用于本标准，但提倡使用本标准的各方探讨使用其最新版本的可能性。凡不注日期或版次的引用文件，其最新版本适用于本标准。GB/T17574半导体器件集成电路第2部分：数字集成电路3术语和定义
冷却时间cool-downtime
指连续的触发脉冲之间的时间，或切断电源电压至下个触发脉冲之间的时间（见图2、图3、图4和表2）。
被测器件（DUT）deviceundertest被试验的器件。
地GND
被测器件的公共地或零电位。
注1：接地引脚不进行锁定试验。注2：有时称接地引脚为VSS。
SJ20954—2006
输入引脚inputpins
所有的地址、数据输入、基准（V.）引脚及类似引脚。3.5
输入/输出（双向）引脚1/o（bi-directional）pins工作时，可用作输入或输出或高阻态的器件引脚。3.6
电源电流（/supply）supplycurrentDUT按表1偏置时，每个电源电压引脚（组）中的总电源电流。3.7
电流试验（/-test）currenttest在被测引脚施加的正、负电流脉冲，进行的锁定试验。3.8
锁定latch-up
TKAONKAa
quE-i -aCeC-ae-Coraac-CEC-Neca-KNiKAca由于过电应力触发,使寄生闸流管结构产生低阻通路状态。切断或中断触发条件后，低阻状态仍保持。注1：该过电应力可以是电压或电流浪涌，也可以是电流电压变化率过大，或任何能够引起寄生闸流管结构触发锁定的异常条件。
注2：如果通过低阻通路的电流强度或/和持续时间得到充分的限制，锁定试验将不会损坏器件。3.9
逻辑高logie-high
用于表示逻辑状态的两个逻辑电平范围中，较高正（较低负）电压电平。注1：对于数字器件，最高的逻辑高电平电压用于锁定试验。注2：对于非数字器件，器件规范中规定的能够加到该引脚最高的工作电压用于锁定试验。3.10
逻辑低logic-low
用于表示逻辑状态的两个逻辑电平范围中，较高负（较低正）电压电平。注1：对于数字器件，最低的逻辑低电平电压用于锁定试验。注2：对于非数字器件，器件规范中规定的能够加到该引脚最低的工作电压用于锁定试验。3.11
最大电源电压（Vsupply）maximumsupplyvoltage器件规范中规定的最大工作电压。注1：该最大电压不是绝对最大电压，超过该绝对最大电压会造成器件永久的损坏。注2：最大是指电源电压的绝对值，可以是正。也可以是负。3.12
“空”脚“no connect”pin
无内部连接，只作为外部的接线，不影响器件功能的引脚。注：在进行锁定试验时，所有的“空”脚应悬空。3.13
标称电源电流（Isupply（Inom））nominalsupplycurrent按第5章和表1规定的测试温度偏置DUT，对每个电源引脚（或组）的直流电源电流进行测试。3.14
输出引脚outputpin
器件正常工作条件下，产生信号或电压完成正常功能的器件引脚。2
注：虽然在测试其他类型的引脚时输出引脚保持悬空，但也要经过锁定测试。3.15
预置引脚preconditionedpin
TYTKAONKAa
qE-ei-ac-eC-ae-Coiaac-CEC-Neca-KAoNrKAcaSJ209542006
控制向量加到DUT上后，使器件置于预定的状态或条件（输入、输出、高阻态等）的引脚。3.16
动态器件试验testing ofdynamicdevices在一种已知的稳态条件下，给器件提供最小时钟频率，进行锁定触发试验（见5.2.3规定的条件）。3.17
测试条件testcondition
锁定试验时，DUT测试温度、电源电压、电流范围、电压范围、时钟频率、输入偏置电压以及预置失量。
时序相关输入引脚timing-relatedinputpin为了使DUT正常工作所需要的类似于时钟晶体振荡器、电荷泵电路等的引脚。注：适用时，必要的时序信号由锁定试验设备、外部设备或外部组件提供。3.19
触发脉冲trggierpulse
在企图诱发锁定试验时，施加到任何引脚上的正负电流脉冲（电流试验）或电压脉冲（过压试验）（见图2、图3、图4）。
脉冲持续时间·triggerduration触发源提供的脉冲宽度（见图2、图3、图4和表2）。3.21
电源（Vsupply）引脚（或组）supplyvoltagepin（orpingroup）DUT所有的供电引脚和外部的电源引脚（不包括接地引脚），包括正电源和负电源引脚。注1：通常，允许把等势电压源引脚作为一个Vsupply引脚（或组）并把它们连至同一个电源电压。注2：当形成Vsupply引脚（或组）时，对于电源电流相差较多的Vsupply引脚不推荐将其合并，因为这样对于低电源引脚的电流变化很难检测。
电源电压（Vsupply）过压试验supplyvoltageovervoltagetest在被测电源电压引脚触发过压脉冲的锁定试验。4设备和材料
4.1锁定试验设备
能完成本标准规定操作的测试设备。对于要进行动态试验的器件，试验设备应能按5.2.3的要求提供时序信号和逻辑失量，从而控制I/O引脚的输出状态。必要的时序信号和逻辑矢量可以由试验设备自身提供，也可以由外部设备或组件提供。试验设备要注意采取静电保护措施，以避免造成电路损害。4.2自动测试设备（ATE）
能按器件规范要求进行器件全部功能和参数测试的设备。4.3热源
在锁定试验时，能加热并维持DUT工作在器件规范规定的最高工作温度下的设备。5程序
SJ209542006
TYTKAONKAca
quE-i-ac-C-ae-Ciaag-CEC-Neca-niKAbNniKAca5.1锁定试验程序概述
可以采用6个器件作为样品组，进行电流试验和Vsupply过压锁定试验。也可以使用一批新的样品用于每类锁定试验（电流锁定试验、Vsupply过压锁定试验）。所有用于锁定试验的器件必须通过器件规范规定的ATE测试。在锁定试验前，应检查器件在试验板上的正确连接以避免错误的失效。锁定试验流程应按图1的规定。被测器件应服从表1、表2规定的测试条件。DUT的所有空引脚应保持悬空。DUT除了空引脚和时序相关引脚外的所有引脚都应进行锁定试验。输入、输出和可控的I/O引脚应进行电流试验，Vsupply引脚应进行过压试验。I/O引脚应在所有可能运行状态下或最坏情况（对于可控/O引脚来说一般是高阻态）下进行锁定试验
动态器件的试验按5.2.3的规定。当器件复杂到对所有的VO引脚在最坏情况下不能全部试验时，应确定一组能够代表器件典型工作条件的矢量来偏置该器件。当/O引脚处在高阻态时不能试验，IO引脚应在有效逻辑态下试验。未测引脚和未规定状态的试验引脚应按5.2.5的规定记录，并应告知用户。锁定试验后，所有器件按第6章规定的失效判据进行判定。5.2详细的锁定试验程序
5.2.1电流试验
器件应按表1、图1、图2、图3和表2的规定进行电流试验；a
按图5偏置DUT。所有输入引脚，包括在输入态或高阻态下的双向IVO引脚，这些不用于预b)
置I/O引脚，应并接在一起，按器件规范接最高的逻辑高电平。用于预置的输入引脚要在定义的状态下试验（用于预置器件的接逻辑高电平的引脚，只能在逻辑高状态下测试；用于预置器件的接逻辑低电平的引脚，只能在逻辑低状态下测试）。在试验温度下保持DUT稳定，此时测量电源引脚（或组）（见3.21）中的标称电源电流；给被测引脚输入正电流脉冲触发源（按表1，持续时间按表2的规定）：c
切断脉冲源后，使被测引脚恢复到施加脉冲前的状态，测量每个电源引脚（或组）中的电流。d)
如果任一电源电流变化超过1.3中规定的失效判据，那么就出现了锁定，必须切断DUT的电源。如果出现锁定，试验终止，该DUT未通过锁定试验。测试新的器件，返回a）继续试验；如果没有出现锁定，在经过必要的冷却时间（见表2）后，对所有引脚重复c）和d）试验。b）e)
中描述的情况除外：
对所有输入引脚，包括处于输入态或高阻态双向I/O引脚，这些不用于预置I/O引脚不用试验，f）
应并接在一起，按器件规范接最低的逻辑低电平，再重复c）～e）进行试验；按图6偏置DUT。所有输入引脚，包括在输入态或高阻态下的双向IO引脚，这些不用于预g）
置I/O引脚，应并在一起按器件规范接最高逻辑高电平，b）中描述的情况除外；给被测引脚输入负电流触发脉冲源（按表1，持续时间按表2的规定）；h）
切断脉冲源后，使被测引脚恢复到施加脉冲前的状态，测量每个电源引脚（或组）中的电流。i）
如果任何一电源电流变化超过1.3中规定的失效判据，那么就出现了锁定，必须切断DUT的电源。如果出现锁定，试验终止，该DUT没有通过锁定试验。测试新的器件，返回a）继续试验；
如果没有出现锁定，在经过必要的冷却时间（见表2）后，对所有引脚重复h）和i）试验：）
k）对所有输入引脚，包括在输入态或高阻态下的双向I/O引脚，这些不用于预置I/O引脚，应并在一起，按器件规范接最低逻辑低电平，再重复h）～j），b）中描述的情况除外）。注：a)～f用于正输入/输出电流锁定试验，g)~k）用于负输入/输出电流锁定试验。5.2.2电源电压过压试验
对下面指明的每个Vsupply引脚（或组）都要进行Vsupply过压试验。为了能够在给定的测试条件下得到锁定效应的真实表象，置于逻辑高电平的输入引脚要置于按器件规范规定的逻辑高电平状态下（通4
TTKANKAca-
quE-ei-ac-ec-ae-Ceiaac-CEC-Neca-irrkANirKAcaSJ209542006
常是大于Vsupply70%的电平）。如果输入引脚电平降低，而不在逻辑高电平范围内，器件就有可能由于Inom的改变而改变状态，导致测试数据不准。如果输入引脚不在逻辑高范围内也出现了锁定失效，应判断这个失效是锁定失效或是由状态变化引起的失效。a）器件应按表1、图1和图4、表2的规定进行Vsupply过压试验；b）按图7偏置DUT。所有输入引脚，包括在输入态或高阻态下的双向IVO引脚，这些不用于预置I/O引脚，应并在一起，按器件规范接最高逻辑高电平。用于预置的输入引脚要在它们定义的状态下试验（用于预置器件的接逻辑高电平的引脚，只能在逻辑高状态下试验；用于预置器件的接逻辑低电平的引脚，只能在逻辑低状态下试验）。在试验温度下保持DUT稳定，此时测量电源引脚（或组）（见3.21）中的标称电源电流：c）给被测引脚输入电压触发源（表2规定的表1中的持续时间）：d）切断触发源后，使被测引脚恢复到施加触发源前的状态，测量每个电源引脚（或组）中的电流。如果任何一电源电流变化超过1.3中规定的失效判据，那么就出现锁定，必须切断DUT的电源。如果出现锁定，试验终止：该DUT没有通过锁定试验。测试新的器件，重复a）继续试验：
e）如果没有出现锁定，在经过必要的冷却时间（见表2）之后，对所有不用于预置输入引脚，包括在输入态或高阻态下的双向/O引脚，应并在一起，按器件规范接最低的逻辑低电平，重复b）～d）测试，b）中的情况除外：f）重复c）～e），测试所有的Vsupply引脚（或组）。5.2.3动态器件试验
对有时钟和/或其它时序信号输入的正常条件下工作的器件，可以按5.2.1和5.2.2进行静态的锁定试验。如果器件没有稳态Isupply(Inom)或出现锁定现象，就要在器件按5.2.1和5.2.2进行锁定试验时，对器件施加规范中规定的时钟和/或其它相关的时序信号和控制信号。除另有规定外，那些用于使器件保持稳态的时钟引脚和其它相关的时序信号的引脚，在保证稳定工作时，不需要进行锁定试验。生产商应按5.2.5的规定，保留该器件的测试记录。5.2.4DUT的处理
锁定试验具有潜在的破坏性。用于锁定试验的器件不应再作为合格品出售或再使用。5.2.5记录保存
对每个引脚失效都要记录，这些数据包括：测试条件（对于动态器件，包括时钟频率）、预置矢量、温度、触发条件和锁定发生时的Isupply。记录数据还应包括：不能完全按照5.2.3完成试验的引脚和工作状态，以及未能完成试验的理由。6失效判据
器件出现下列条件之一即可视为器件失效：a）器件没有通过1.3的要求；
b）器件的功能、参数或IV不再能达到器件规范要求。7说明事项
如与本标准要求不一致，应在采购文件中规定如下内容：a）根据本标准的分类（I类或Ⅱ类）；b）样品数；
c）触发试验条件；
锁定试验温度：
失效判据（如果不是1.3中规定的A级）；e）
SJ209542006
脉冲/触发条件：
器件的预置失量集。
试验类型
电流试验
过压试验
电流试验
Vausoly
过压试验
触发极性
（见图5）
（见图6）
见图？
（见图5）
（见图6）
见图7
未测试输
入引脚的
最大逻辑
高电平?
最小逻辑
低电平
最大逻辑
高电平”
最小逻辑
低电平
最大逻辑
高电乎”
最小逻辑
低电平*
最大逻辑
高电平”
最小逻辑
低电平
最大逻辑
高电平?
最小逻辑
低电平?
最大逻辑
高电平
最小逻辑
低电平
表1试验
试验温度
（±2℃）
Vaupiy条件
按器件规范规
定Vaurply为最
大工作电压
按器件规范规
定Vaurel，为最
最高工作温度
大工作电压
TKAoNrKAca
quE-ei-ac-ecHae-Coiaac-CEC-Neca-irrkAbNiKca触发试验条件
+(In+100mA)
或1.51，取其
大者。
-100mA
或-0.5Ice，取
其大者
1.5Vuplymax
+（I+100mA)
或1.51，取其
大者。
-100mA
或-0.5，取bzxZ.net
其大者”
1.5 Vuply maxb
注：当用于试验的触发条件和本表不同时，触发试验条件需在试验结果中给出。失效判据
I+10mA，取其大
“最高、最低逻辑电平应按器件规范的规定。非数字器件时，按器件规范允许加该引脚的最大高电平电压、最小低电平电压。
电流为（I+100mA）或1.51的大者（最大Vgml的定义见3.11）。：电压控制在1.5倍的最大逻辑高电平。。电压控制在-0.5倍的最大逻辑高电平。“如果触发脉冲试验条件达到电压或电流的极限，锁定没有出现，则该引脚通过了锁定试验。失效判据见第6章。，用于脉冲电流计算的1是与给被测I/0引脚供电的Vel,引脚（或组）相关。6
未道过
锁定试验“
锁定试验前
用ATE测试
电流试验
通过，
电源电压
过压试验
锁定试验后
用ATE测试
器件通过
锁定试验
lsupy的变化超过1.3中规定的失效判据。图1
锁定试验流程图
KoNrKea
quE-ci-aC-eC-ae-Ciaac-CEC-Neca-nKANiKAaSJ209542006
未通过
锁定试验
未通过
锁定试验
SJ209542006
电覆引膜
最大电源电压
最高迎端高电平
教测牌
1-12测量1aom
t4-tytoool
tats测量laupply前的s等待时间ts
数基大者
rKAoNrKa
quE-ei-ac-ecHae-Cer aac-cc-Neca-rrKAoNnKAcafos
测量Igupply
如果Iwupl,变化超过1.3中规定的失效判据，则锁定出现，必须切断DUT的电源。等待时间要足够长，保证电源电压降低和Ie稳定。”最高逻辑高电平和最低逻辑低电平按器件规范规定。非数字器件时，按器件规范能允许加到该引脚的最大高电平电压和最小低电平电压。
图2正电流试验波形图
最大电源电压：
双其大者
电覆引翼
最低逆换低电平
被测引剪
t-t测量Iaom
ta-fcool
t4ts测量ISsuply前的等待时间”8
测量Isupply
t如果lsopy变化超过1.3中规定的失效判据，则锁定出现，必须去除DUT的电源。TTKAONKAa
qUE-ei-ac-eC-ae-Coraac-CEC-Neca-niKAoNiKAcaSJ20954-2006
等待时间要足够长，保证电源电压降低和arply稳定。“最高逻辑高电平和最低逻辑低电平按器件规范规定。非数字器件时，按器件规范能允许加到该引脚的最大高电平电压和最小低电平电压。
图3负电流试验波形图
1.5最大Vsupply（可正可负）
最大电源电压
电源引脚
ti12测量/nom
ta-fh teool
ta+ts测量Isupply前的等待时间测量Teply
如果Iuply变化超过1.3中规定的失效判据，则锁定出现，必须去除DUT的电源。·等待时间要足够长，保证电源电压降低和Isuply稳定。图4过压试验波形图
SJ20954-2006
twidth
表2电流试验和过压试验时序要求时间间隔
，等待时间要足够长，保证电源电压降低和1小稳定。触发源
电流源
对器件的所有输入引
脚进行测试（包括如下
条件“的0\)：
接逻辑高电平
一接逆辑低电平
上升时间
下降时间
TTKAONKAa
qUE-ei-aC-eC-ae-Ceraac-CBc-Nca-niKbNrKAca时间范围
最小值
触发脉冲持续时间
（宽度）
冷却时间
测量Isupply前的等待时
电源电压1
电源电压2
测试引脚
输出引脚
量电源
电流1
注：对动态器件按5.2.3的规定输入时序信号。a根据需要，DUT偏置应包括外部的Vsupply。bDUT应预置，使所有的I/O引脚按5.1置于有效状态。输出态的I/O引脚应开路。24
最大值
脉冲电压的士5%
twidth
电源电压1
电源电压2°
量电源
电流2
c最大逻辑高电平、最小逻辑低电平应按器件规范规定。当是非数字器件时，按器件规范能允许加到该引脚的输入最大高电平电压、最小低电平电压，除非这些条件不适合器件设置条件要求。d进行锁定试验时，除进行锁定试验的引脚外，其他输出引脚应开路。触发测试条件按图2和表1规定。e
正输入/输出电流锁定试验等效电路图5
小提示：此标准内容仅展示完整标准里的部分截取内容，若需要完整标准请到上方自行免费下载完整标准文档。